יקערדיק טערמינאָלאָגיע פֿאַר אַוואַנסירטע פּאַקקאַגינג

אַוואַנסירטע פּאַקקאַגינג איז איינער פון די טעקנאַלאַדזשיקאַל כיילייץ פון די 'מער ווי מאָר' טקופע.ווי טשיפּס ווערן ינקריסינגלי שווער און טייַער צו מיניאַטורע ביי יעדער פּראָצעס נאָדע, ענדזשאַנירז שטעלן קייפל טשיפּס אין אַוואַנסירטע פּאַקאַדזשאַז אַזוי אַז זיי ניט מער האָבן צו געראַנגל צו ייַנשרומפּן זיי.דער אַרטיקל גיט אַ קורץ הקדמה צו 10 פון די מערסט פּראָסט טערמינען געניצט אין אַוואַנסירטע פּאַקקאַגינג טעכנאָלאָגיע.

2.5 ד פּאַקאַדזשאַז

די 2.5 ד פּעקל איז אַן אנטוויקלונג פון בעקאַבאָלעדיק 2 ד יק פּאַקקאַגינג טעכנאָלאָגיע, אַלאַוינג פֿאַר פיינער שורה און פּלאַץ יוטאַלאַזיישאַן.אין אַ 2.5 ד פּעקל, נאַקעט דייז זענען סטאַקט אָדער געשטעלט זייַט-ביי-זייַט אויף שפּיץ פון אַ ינטערפּאָסער שיכטע מיט סיליציום דורך וויאַס (TSVs).די באַזע, אָדער ינטערפּאָסער שיכטע, גיט קאַנעקטיוויטי צווישן די טשיפּס.

די 2.5D פּעקל איז טיפּיקלי געניצט פֿאַר הויך-סוף ASICs, FPGAs, GPUs און זכּרון קיובז.אין 2008, Xilinx צעטיילט זיין גרויס FPGAs אין פיר קלענערער טשיפּס מיט העכער ייעלדס און פאַרבינדן די צו די סיליציום ינטערפּאָסער שיכטע.2.5 ד פּאַקאַדזשאַז זענען אַזוי געבוירן און יווענטשאַוואַלי געווארן וויידלי געניצט פֿאַר הויך באַנדווידט זכּרון (HBM) פּראַסעסער ינטאַגריישאַן.

דיאַגראַמע פון ​​אַ 2.5 ד פּעקל

3 ד פּאַקקאַגינג

אין אַ 3D IC פּעקל, לאָגיק שטאַרבן זענען סטאַקט צוזאַמען אָדער מיט סטאָרידזש שטאַרבן, ילימאַנייטינג די נויט צו בויען גרויס סיסטעם-אויף-טשיפּס (SoCs).די שטאַרבן זענען פארבונדן צו יעדער אנדערער דורך אַן אַקטיוו ינטערפּאָסער שיכטע, בשעת 2.5D IC פּאַקאַדזשאַז נוצן קאַנדאַקטיוו באַמפּס אָדער TSVs צו אָנלייגן קאַמפּאָונאַנץ אויף די ינטערפּאָסער שיכטע, 3D IC פּאַקאַדזשאַז פאַרבינדן קייפל לייַערס פון סיליציום ווייפערז צו קאַמפּאָונאַנץ ניצן TSVs.

TSV טעכנאָלאָגיע איז דער שליסל ענייבאַלינג טעכנאָלאָגיע אין ביידע 2.5D און 3D IC פּאַקאַדזשאַז, און די סעמיקאַנדאַקטער אינדוסטריע האט שוין ניצן HBM טעכנאָלאָגיע צו פּראָדוצירן DRAM טשיפּס אין 3D IC פּאַקאַדזשאַז.

א קרייַז-סעקשאַנאַל מיינונג פון די 3 ד פּעקל ווייזט אַז די ווערטיקאַל ינטערקאַנעקשאַן צווישן סיליציום טשיפּס איז אַטשיווד דורך מעטאַלליק קופּער TSVs.

טשיפּלעט

טשיפּלעץ זענען אן אנדער פאָרעם פון 3 ד יק פּאַקקאַגינג וואָס ינייבאַלז די כעטעראַדזשיניאַס ינאַגריישאַן פון קמאָס און ניט-קמאָס קאַמפּאָונאַנץ.אין אנדערע ווערטער, זיי זענען קלענערער SoCs, אויך גערופן טשיפּלעץ, אלא ווי גרויס SoCs אין אַ פּעקל.

ברייקינג אַראָפּ אַ גרויס SoC אין קלענערער, ​​​​קלענערע טשיפּס אָפפערס העכער ייעלדס און נידעריקער קאָס ווי אַ איין נאַקעט שטאַרבן.טשיפּלעץ לאָזן דיזיינערז צו נוצן אַ ברייט קייט פון IP אָן צו באַטראַכטן וואָס פּראָצעס נאָדע צו נוצן און וואָס טעכנאָלאָגיע צו נוצן צו פּראָדוצירן עס.זיי קענען נוצן אַ ברייט קייט פון מאַטעריאַלס, אַרייַנגערעכנט סיליציום, גלאז און לאַמאַנייץ צו פּראָדוצירן די שפּאָן.

טשיפּלעט-באזירט סיסטעמען זענען קאַמפּרייזד פון קייפל טשיפּלעץ אויף אַ ינטערמידיערי שיכטע

פאַן אָוט פּאַקידזשיז

אין אַ פאַן אָוט פּעקל, די "פאַרבינדונג" איז פאַנד אַוועק די ייבערפלאַך פון די שפּאָן צו צושטעלן מער פונדרויסנדיק י / אָ.עס ניצט אַן יפּאַקסי מאָלדינג מאַטעריאַל (EMC) וואָס איז גאָר עמבעדיד אין די שטאַרבן, ילימאַנייטינג די נויט פֿאַר פּראַסעסאַז אַזאַ ווי וואַפער באַמפּינג, פלאַקסינג, פליפּ-שפּאָן מאַונטינג, רייניקונג, דנאָ ספּרייינג און קיורינג.דעריבער, קיין ינטערמידיערי שיכטע איז אויך פארלאנגט, מאכן העטעראַדזשיניאַס ינאַגריישאַן פיל גרינגער.

פאַן-אויס טעכנאָלאָגיע אָפפערס אַ קלענערער פּעקל מיט מער I/O ווי אנדערע פּעקל טייפּס, און אין 2016 עס איז געווען דער טעכנאָלאָגיע שטערן ווען עפּל איז ביכולת צו נוצן TSMC ס פּאַקקאַגינג טעכנאָלאָגיע צו ויסשטימען זיין 16nm אַפּלאַקיישאַן פּראַסעסער און רירעוודיק DRAM אין אַ איין פּעקל פֿאַר iPhone 7.

פאָכער-אויס פּאַקידזשינג

פאַן-אָוט וואַפער לעוועל פּאַקקאַגינג (FOWLP)

FOWLP טעכנאָלאָגיע איז אַ פֿאַרבעסערונג אויף וואַפער-מדרגה פּאַקקאַגינג (WLP) וואָס גיט מער פונדרויסנדיק קאַנעקשאַנז פֿאַר סיליציום טשיפּס.עס ינוואַלווז עמבעדדינג די שפּאָן אין אַן יפּאַקסי מאָלדינג מאַטעריאַל און דעמאָלט קאַנסטראַקטינג אַ הויך געדיכטקייַט רידיסטראַביושאַן שיכטע (RDL) אויף די ווייפער ייבערפלאַך און אַפּלייינג סאַדער באַללס צו פאָרעם אַ ריקאַנסטאַטוטאַד ווייפער.

FOWLP גיט אַ גרויס נומער פון קאַנעקשאַנז צווישן דעם פּעקל און די אַפּלאַקיישאַן ברעט, און ווייַל די סאַבסטרייט איז גרעסער ווי די שטאַרבן, די שטאַרבן פּעך איז פאקטיש מער רילאַקסט.

בייַשפּיל פון אַ FOWLP פּעקל

כעטעראַדזשיניאַס ינטאַגריישאַן

די ינאַגריישאַן פון פאַרשידענע קאַמפּאָונאַנץ מאַניאַפאַקטשערד סעפּעראַטלי אין העכער-מדרגה אַסעמבליז קענען פאַרבעסערן פאַנגקשאַנאַליטי און פֿאַרבעסערן אַפּערייטינג קעראַקטעריסטיקס, אַזוי מאַניאַפאַקטשערערז פון סעמיקאַנדאַקטער קאָמפּאָנענט זענען ביכולת צו פאַרבינדן פאַנגקשאַנאַל קאַמפּאָונאַנץ מיט פאַרשידענע פּראָצעס פלאָוז אין אַ איין פֿאַרזאַמלונג.

העטעראָגענעאָוס ינאַגריישאַן איז ענלעך צו סיסטעם-אין-פּעקל (SiP), אָבער אַנשטאָט פון קאַמביינינג קייפל נאַקעט דייז אויף אַ איין סאַבסטרייט, עס קאַמביינז קייפל IPs אין די פאָרעם פון טשיפּלעץ אויף אַ איין סאַבסטרייט.די גרונט געדאַנק פון כעטעראַדזשיניאַס ינטאַגריישאַן איז צו פאַרבינדן קייפל קאַמפּאָונאַנץ מיט פאַרשידענע פאַנגקשאַנז אין דער זעלביקער פּעקל.

עטלעכע טעכניש בנין בלאַקס אין כעטעראַדזשיניאַס ינאַגריישאַן

הבמ

HBM איז אַ סטאַנדערדייזד אָנלייגן סטאָרידזש טעכנאָלאָגיע וואָס גיט הויך באַנדווידט טשאַנאַלז פֿאַר דאַטן אין אַ אָנלייגן און צווישן זכּרון און לאַדזשיקאַל קאַמפּאָונאַנץ.HBM פּאַקאַדזשאַז אָנלייגן זיקאָרן שטאַרבן און פאַרבינדן זיי צוזאַמען דורך TSV צו שאַפֿן מער I/O און באַנדווידט.

HBM איז אַ JEDEC נאָרמאַל וואָס ווערטיקלי ינטאַגרייץ קייפל לייַערס פון DRAM קאַמפּאָונאַנץ אין אַ פּעקל, צוזאַמען מיט אַפּלאַקיישאַן פּראַסעסערז, גפּוס און סאָקס.HBM איז בפֿרט ימפּלאַמענאַד ווי אַ 2.5D פּעקל פֿאַר הויך-סוף סערווערס און נעטוואָרקינג טשיפּס.די HBM2 מעלדונג איצט אַדרעסז די קאַפּאַציטעט און זייגער קורס לימיטיישאַנז פון די ערשט HBM מעלדונג.

HBM פּאַקאַדזשאַז

ינטערמידייט לייַער

די ינטערפּאָסער שיכטע איז די קאַנדוויט דורך וואָס די עלעקטריקאַל סיגנאַלז זענען דורכגעגאנגען פון די מאַלטי-שפּאָן נאַקעט שטאַרבן אָדער ברעט אין דעם פּעקל.עס איז די עלעקטריקאַל צובינד צווישן די סאַקאַץ אָדער קאַנעקטערז, אַלאַוינג די סיגנאַלז צו זיין פּראַפּאַגייטיד ווייַטער אַוועק און אויך פארבונדן צו אנדערע סאַקאַץ אויף די ברעט.

די ינטערפּאָסער שיכטע קענען זיין געמאכט פון סיליציום און אָרגאַניק מאַטעריאַלס און אַקט ווי אַ בריק צווישן די מאַלטי-שטאַרבן שטאַרבן און די ברעט.סיליציום ינטערפּאָסער לייַערס זענען אַ פּראָווען טעכנאָלאָגיע מיט הויך פיין פּעך I / O געדיכטקייַט און TSV פאָרמירונג קייפּאַבילאַטיז און שפּילן אַ שליסל ראָלע אין 2.5D און 3D IC שפּאָן פּאַקקאַגינג.

טיפּיש ימפּלאַמענטיישאַן פון אַ סיסטעם פּאַרטישאַנד ינטערמידייט שיכטע

רידיסטראַביושאַן שיכטע

די רידיסטראַביושאַן שיכטע כּולל די קופּער קאַנעקשאַנז אָדער אַליינמאַנץ וואָס געבן די עלעקטריקאַל קאַנעקשאַנז צווישן די פאַרשידן טיילן פון דעם פּעקל.עס איז אַ פּלאַסט פון מעטאַלליק אָדער פּאָלימעריק דיעלעקטריק מאַטעריאַל וואָס קענען זיין סטאַקט אין די פּעקל מיט נאַקעט שטאַרבן, אַזוי רידוסינג די I / O ספּייסינג פון גרויס טשיפּסעץ.רידיסטראַביושאַן לייַערס האָבן ווערן אַ ינטאַגראַל טייל פון 2.5 ד און 3 ד פּעקל סאַלושאַנז, אַלאַוינג די טשיפּס אויף זיי צו יבערגעבן מיט יעדער אנדערע מיט ינטערמידיערי לייַערס.

ינטעגראַטעד פּאַקאַדזשאַז ניצן רידיסטראַביושאַן לייַערס

TSV

TSV איז אַ שליסל ימפּלאַמענטיישאַן טעכנאָלאָגיע פֿאַר 2.5D און 3D פּאַקקאַגינג סאַלושאַנז און איז אַ קופּער-אָנגעפילט ווייפער וואָס גיט אַ ווערטיקאַל ינטערקאַנעקט דורך די סיליציום ווייפער שטאַרבן.עס לויפט דורך די גאנצע שטאַרבן צו צושטעלן אַן עלעקטריקאַל קשר, פאָרמינג די שאָרטיסט וועג פון איין זייַט פון די שטאַרבן צו די אנדערע.

דורך-האָלעס אָדער וויאַס זענען עטשט צו אַ זיכער טיפקייַט פון די פראָנט זייַט פון די ווייפער, וואָס איז דעמאָלט ינסאַלייטיד און אָנגעפילט דורך דיפּאַזאַטאַד אַ קאַנדאַקטיוו מאַטעריאַל (יוזשאַוואַלי קופּער).אַמאָל די שפּאָן איז פאַבריקייטיד, עס איז טינד פון די צוריק זייַט פון די ווייפער צו ויסשטעלן די וויאַס און די מעטאַל דאַפּאַזיטיד אויף די צוריק זייַט פון די ווייפער צו פאַרענדיקן די TSV ינטערקאַנעקט.